<cite id="f1x7f"></cite>

      <del id="f1x7f"></del>

          <ins id="f1x7f"><span id="f1x7f"><delect id="f1x7f"></delect></span></ins><ins id="f1x7f"><video id="f1x7f"><cite id="f1x7f"></cite></video></ins>

          • 助力網絡強國建設
          • 引領科研信息化發展
             首頁 >> 系列報告 >> 網絡安全和信息化動態 >> 《網絡安全和信息化動態》2020年第12期 >> 目錄 >> 技術與基礎設施

          歐洲處理器計劃完成首版RISC-V架構

          放大 縮小

          據歐洲處理器計劃(EPI)官網119日報道,EPI合作伙伴已經完成名為EPAC的首版RISC-V加速器架構,并預期明年完成EPAC測試芯片并交付。

          代號為“泰坦”(Titan)的EPAC測試芯片將與PCIe EPAC測試平臺相輔相成,實現對RISC-V處理器架構的測試和增強,便于未來進行芯片改進并創建原型系統。在軟件層面,EPI已經有了一個支持RISC-V向量內在函數和C/C ++代碼自動并行化的編譯器,并正在仿真平臺上評估生成的代碼,為應用程序、編譯器和架構的整體協同設計提供詳細的見解。EPI還在使用其他軟件開發工具(SDV)為其異構ARM+RISC-V架構調試操作系統。

          來源:歐洲處理器計劃

          附件:
          奶茶视频app无限看 百度 好搜 搜狗

          警告:本站禁止未滿18周歲訪客瀏覽,如果當地法律禁止請自覺離開本站!收藏本站:請使用Ctrl+D進行收藏